VX.2.1 Update 3_Release Notes

Version 2

    dts0101242913 : Translator 사용 시, rule area내부 via가 다른 padstack으로 변경되는 현상에 대한 해결

    dts0101245108 : Probibit Via Merging이 활성화 되어 있어도, 방향키를 사용 하면 merge되는 현상에 대한 해결

    dts0101242268 : Xtreme 환경에서 Crash 발생하는 현상에 대한 해결

    dts0101243805 : Automation Script로 Via on pad를 변경 시에, Teardrop이 사라지는 현상에 대한 해결

    dts0101246337 : Update Model 실행 시에, 3D model의 이전 Rotation이 변경되는 현상에 대한 해결

    dts0101248695 : 새로운 net을 생성하고 Pin에 할당 시에 Pin이 사라지는 현상에 대한 해결

    dts0101248126 : Design을 open시에 Arc trace가 사라지는 현상에 대한 해결

     

    dts0101242464 : Translator 실행 시, Pin 위치에 circle을 포함하는 block symbol에 대해서 circle을 변환하지 못하는 현상에 대한 해결

    dts0101240539 : $ 문자를 갖는 property가 있는 경우, translator 실행 시에 chips.prt파일을 읽는 데 실패하는 현상에 대한 해결

    dts0101241292 : 하나의 Part_Name에 다른 pin count를 갖는 경우, PDB에 문제가 발생하는 현상에 대한 해결

    dts0101244413 : chips.prt파일안의 geometry pin number와 pin number가 일치하지 않는 library 경우, translate 실행 시, invalid part가 발생하는 현상에 대한 해결

    dts0101241387 : Translator실행 시, chips.prt파일안의 초기 이름으로부터 생성하여, 결국 ptf파일과 일치하지 않는 현상에 대한 해결

    dts0101242297 : Concept HDL회로를 import시에 Port symbol이 PIN sympbol type을 형성하지 못하고, ANNOTATE로 생성되는 현상에 대한 해결

    dts0101242274 : Bus data를 포함하는 Concept HDL 회로를 import시에 Layout상의 netname이 변경되는 현상에 대한 해결

    dts0101242286 : Concept HDL회로를 import시에 Part table data를 읽어들이지 못하는 현상에 대한 해결

    dts0101166100 : Linux 환경에서 xDX designer를 실행 시, CPU 리소스를 40~50% 차지하는 현상에 대한 해결